本发明公开了一种MOS控制晶闸管器件制备方法及MOS控制晶闸管，应用于半导体领域，该方法有：提供N型衬底，利用非自对准工艺在N型衬底的上表面的第一表面区域注入P型杂质，制备得到P型阱区；在P型阱区中制备N型阱区，且在N型阱区中制备N型源区和P型源区；在制备得到P型阱区的N型衬底的部分上表面依次制备栅氧化层和多晶硅层；在N型衬底的部分上表面制备阴极金属；在N型衬底的下表面制备P型阳极区和阳极金属，完成器件的制备。本发明采用非自对准工艺制备P型阱区，有别于传统MCT制造工艺，在提高栅氧化层下侧的P

  提供N型衬底，利用非自对准工艺在所述N型衬底的上表面的第一表面区域注入P型杂

  在所述P型阱区中制备N型阱区，且在所述N型阱区中制备N型源区和P型源区；在所述N

  型衬底的上表面中，所述N型阱区的边缘外侧保留有部分所述P型阱区，且所述P型源区设置

  在制备得到所述P型阱区的所述N型衬底的部分上表面制备栅氧化层，且在所述栅氧化

  层的上侧制备多晶硅层；所述栅氧化层和所述多晶硅层形成的叠层结构，覆盖部分所述P型

  在所述N型衬底的部分上表面制备金属，形成阴极金属；所述阴极金属覆盖所述N型源

  2.根据权利要求1所述的MOS控制晶闸管器件制备方法，其特征是，在所述P型阱区中

  制备N型阱区，且在所述N型阱区中制备N型源区和P型源区；在所述N型衬底的部分上表面制

  在所述N型衬底的部分上表面制备所述栅氧化层，并在所述栅氧化层的上侧制备所述

  在所述P型阱区的部分上表面注入N型杂质，并将所述N型杂质扩散至部分上表面与所

  述栅氧化层的下侧接触，且所述N型杂质的扩散区域的外侧保留有与所述栅氧化层的下侧

  在所述N型阱区的上表面分别注入N型杂质和P型杂质，分别形成N型源区和P型源区；所

  述P型源区的部分上表面与所述栅氧化层的下侧接触，且所述P型源区的外侧保留有与所述

  3.根据权利要求1所述的MOS控制晶闸管器件制备方法，其特征是，在制备得到所述P

  型阱区的所述N型衬底的部分上表面制备栅氧化层，并在所述栅氧化层的上侧制备多晶硅

  在制备得到所述P型阱区的所述N型衬底的部分上表面，通过热氧化形成所述栅氧化

  4.根据权利要求3所述的MOS控制晶闸管器件制备方法，其特征是，在所述栅氧化层

  刻蚀所述整体多晶硅层，保留所述栅氧化层上侧的一层多晶硅，作为所述多晶硅层。

  5.根据权利要求1所述的MOS控制晶闸管器件制备方法，其特征是，在所述N型衬底的

  部分上表面制备金属，形成阴极金属；所述阴极金属覆盖所述N型源区和部分所述P型源区，

  在所述N型衬底的部分上表面淀积金属，形成所述阴极金属；所述阴极金属覆盖所述N

  6.根据权利要求5所述的MOS控制晶闸管器件制备方法，其特征是，在所述N型衬底的

  部分上表面淀积一层金属，形成所述阴极金属；所述阴极金属覆盖所述N型源区和部分所述

  在所述N型衬底上表面淀积绝缘介质层，并图形化刻蚀所述绝缘介质层，以暴露出所述

  N型衬底的第二表面区域；所述第二表面区域为包括所述N型源区和部分所述P型源区，且与

  7.根据权利要求1所述的MOS控制晶闸管器件制备方法，其特征是，在所述N型衬底的

  在所述N型衬底的下表面利用离子注入的方式注入P型杂质，并进行离子激活，形成P型

  所述P型阱区的部分上表面经掺杂形成有N型阱区，且在N型衬底的上表面中，所述N型

  所述N型阱区的部分上表面掺杂形成N型源区和P型源区；且所述P型源区设置在靠向所

  所述N型衬底的上表面制备有栅氧化层、多晶硅层和阴极金属；所述多晶硅层设置在所

  所述栅氧化层和所述多晶硅层形成的叠层结构，同时覆盖部分所述P型阱区、部分所述

  N型阱区和部分所述P型源区；所述阴极金属覆盖所述N型源区和部分所述P型源区；

  [0001]本发明涉及半导体领域，特别涉及一种MOS控制晶闸管器件制备方法及MOS控制晶

  合成的复合器件，常规MCT与MOSFET均是通过栅极电压控制栅下沟道实现器件的开启与关

  断，其阈值电压大小主要根据N‑MOS结构中P‑Well区的浓度。且常规MCT采用自对准方式

  作用使得N‑MOS结构中的表面P型杂质浓度较低，进而导致阈值电压较低，而提高P‑Well区

  [0003]有鉴于此，本发明的目的是提供一种MOS控制晶闸管器件制备方法及MOS控制晶

  闸管，解决了现存技术中MOS控制晶闸管阈值电压和瞬态通流能力无法调和的问题。

  [0004]为解决上述技术问题，本发明提供了一种MOS控制晶闸管器件制备方法，包括：

  [0005]提供N型衬底，利用非自对准工艺在所述N型衬底的上表面的第一表面区域注入P

  [0006]在所述P型阱区中制备N型阱区，且在所述N型阱区中制备N型源区和P型源区；在所

  述N型衬底的上表面中，所述N型阱区的边缘外侧保留有部分所述P型阱区，且所述P型源区

  [0007]在制备得到所述P型阱区的所述N型衬底的部分上表面制备栅氧化层，且在所述栅

  氧化层的上侧制备多晶硅层；所述栅氧化层和所述多晶硅层形成的叠层结构，覆盖部分所

  [0008]在所述N型衬底的部分上表面制备金属，形成阴极金属；所述阴极金属覆盖所述N

  [0009]在所述N型衬底的下表面依次制备P型阳极区和阳极金属，完成器件的制备。

  [0010]可选的，在所述P型阱区中制备N型阱区，且在所述N型阱区中制备N型源区和P型源

  区；在所述N型衬底的部分上表面制备栅氧化层，且在所述栅氧化层的上侧制备多晶硅层，

  [0011]在所述N型衬底的部分上表面制备所述栅氧化层，并在所述栅氧化层的上侧制备

  [0012]在所述P型阱区的部分上表面注入N型杂质，并将所述N型杂质扩散至部分上表面

  与所述栅氧化层的下侧接触，且所述N型杂质的扩散区域的外侧保留有与所述栅氧化层的

  [0013]在所述N型阱区的上表面分别注入N型杂质和P型杂质，分别形成N型源区和P型源

  区；所述P型源区的部分上表面与所述栅氧化层的下侧接触，且所述P型源区的外侧保留有

  [0014]可选的，在制备得到所述P型阱区的所述N型衬底的部分上表面制备栅氧化层，并

  [0015]在制备得到所述P型阱区的所述N型衬底的部分上表面，通过热氧化形成所述栅氧

  [0019]刻蚀所述整体多晶硅层，保留所述栅氧化层上侧的一层多晶硅，作为所述多晶硅

  [0020]可选的，在所述N型衬底的部分上表面制备金属，形成阴极金属；所述阴极金属覆

  盖所述N型源区和部分所述P型源区，且所述阴极金属与所述多晶硅层绝缘隔离，包括：

  [0021]在所述N型衬底的部分上表面淀积金属，形成所述阴极金属；所述阴极金属覆盖所

  [0022]可选的，在所述N型衬底的部分上表面淀积一层金属，形成所述阴极金属；所述阴

  极金属覆盖所述N型源区和部分所述P型源区，且所述阴极金属与所述多晶硅层绝缘隔离，

  [0023]在所述N型衬底上表面淀积绝缘介质层，并图形化刻蚀所述绝缘介质层，以暴露出

  所述N型衬底的第二表面区域；所述第二表面区域为包括所述N型源区和部分所述P型源区，

  [0025]可选的，在所述N型衬底的下表面依次制备P型阳极区和阳极金属，完成器件的制

  [0026]在所述N型衬底的下表面利用离子注入的方式注入P型杂质，并进行离子激活，形

  [0029]所述N型衬底的上表面的第一表面区域经非自对准工艺掺杂形成有P型阱区；

  [0030]所述P型阱区的部分上表面经掺杂形成有N型阱区，且在N型衬底的上表面中，所述

  [0031]所述N型阱区的部分上表面掺杂形成N型源区和P型源区；且所述P型源区设置在靠

  [0032]所述N型衬底的上表面制备有栅氧化层、多晶硅层和阴极金属；所述多晶硅层设置

  [0033]所述栅氧化层和所述多晶硅层形成的叠层结构，同时覆盖部分所述P型阱区、部分

  所述N型阱区和部分所述P型源区；所述阴极金属覆盖所述N型源区和部分所述P型源区；

  [0035]可见，本发明提供的MOS控制晶闸管器件制备方法，包括提供N型衬底，利用非自对

  准工艺在N型衬底的上表面的第一表面区域注入P型杂质，制备得到P型阱区，在P型阱区中

  制备N型阱区，且在N型阱区中制备N型源区和P型源区；在N型衬底的上表面中，N型阱区的边

  缘外侧保留有部分P型阱区，且P型源区设置在靠向N型阱区的边缘外侧保留有部分P型阱区

  的一侧；在制备得到P型阱区的N型衬底的部分上表面制备栅氧化层，且在栅氧化层的上侧

  制备多晶硅层，栅氧化层和多晶硅层形成的叠层结构，覆盖部分P型阱区，在N型衬底的部分

  上表面制备金属，形成阴极金属，阴极金属覆盖N型源区和部分P型源区，且阴极金属与多晶

  硅层绝缘隔离，在N型衬底的下表面依次制备P型阳极区和阳极金属，完成器件的制备。本发

  明通过采用非自对准工艺制备P型阱区，在提高栅氧化层下侧的P型阱区掺杂浓度的同时，

  能够保证整体P型阱区掺杂浓度不会过高，进而保证器件的高瞬态通流能力和高阈值电压。

  [0036]此外，本发明还提供了一种MOS控制晶闸管，同样具有上述有益效果。

  [0037]为了更清楚地说明本发明实施例或现存技术中的技术方案，下面将对实施例或现

  有技术描述中所需要用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本

  发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据

  [0038]图1为本发明实施例提供的一种MOS控制晶闸管器件制备方法的流程图；

  [0039]图2为本发明实施例提供的一种利用非自对准工艺制备P型阱区的示例图；

  [0041]图4为本发明实施例采用非自对准工艺和现有自对准工艺制备的P型阱区的P型杂

  [0042]图5为本发明实施例提供的另一种MOS控制晶闸管器件制备方法的流程图；

  [0043]图6至图12为本发明实施例提供的一种MOS控制晶闸管器件制备方法的流程示例

  [0049]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例

  中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅

  仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术

  人员在没做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

  [0051]请参考图1，图1为本发明实施例提供的一种MOS控制晶闸管器件制备方法的流程

  [0052]S101：提供N型衬底，利用非自对准工艺在N型衬底的上表面的第一表面区域注入P

  [0053]本实施例中执行主体为MOS控制晶闸管器件制备设备。本实施例中能够使用离子

  注入的方式在第一表面区域注入P型杂质，并利用推结形成P型阱区。本实施例中对利用N型

  衬备的MOS控制晶闸管的制备办法来进行改进，以得到一种高阈值电压和强瞬态通流能

  力的器件。本实施例中提供的N型衬底即形成器件的N型漂移区，在N型衬底的上表面的第一

  表面区域，利用非自对准工艺注入P型杂质，并制备得到P型阱区，能确保制备得到的P型

  阱区在横向掺杂浓度的差异，小于利用常规工艺制备的P型阱区在横向掺杂浓度的差异，即

  在不增加光罩版图和其他制备工艺的情况下，通过本实施例提供的非自对准工艺掺杂P型

  杂质，制备得到的P型阱区中，对应栅下沟道处的掺杂浓度，大于现有制造工艺中制备得到

  的P型阱区对应栅下沟道处的掺杂浓度，其中栅下沟道处为P型阱区中对应处于栅氧化层下

  侧的P型阱区。具体可以借鉴图2至图4，图2为本发明实施例提供的一种利用非自对准工艺

  制备P型阱区的示例图，图3为一种现有利用自对准工艺制备P型阱区的示例图，图4为本发

  明实施例采用非自对准工艺和现有自对准工艺制备的P型阱区的P型杂质沿器件表面的横

  向分布对比示意图。其中，在相同的注入剂量和退火推结处理的条件下，利用非自对准工艺

  制备的P型阱区中，位于栅氧化层下侧的P型阱区的掺杂浓度，大于利用自对准工艺制备的P

  型阱区中，位于栅氧化层下侧的P型阱区的掺杂浓度，因此本发明在保证瞬态通流能力的同

  时，提高了器件的阈值电压。本实施例并不限定在第一表面区域注入P型杂质的具体方式，

  只要是能够将P型杂质注入第一表面区域即可。相应的，本实施例并不限定P型杂质的具体

  种类，只要是可以在一定程度上完成器件中形成P型阱区即可。例如，P型杂质可以是硼原子。

  [0054]S102：在P型阱区中制备N型阱区，且在N型阱区中制备N型源区和P型源区；在N型衬

  底的上表面中，N型阱区的边缘外侧保留有部分P型阱区，且P型源区设置在靠向N型阱区的

  [0055]本实施例中在P型阱区中制备N型阱区，该N型阱区为在P型阱区的部分上表面掺杂

  N型杂质，并制备得到的N型阱区，相应的，本实施例中能够使用离子注入的方式在P型阱区

  的部分上表面注入N型杂质，并利用推结形成N型阱区。本实施例并不限定N型阱区设置的具

  置，只要是在N型衬底的上表面中，N型阱区的边缘外侧保留有部分P型阱区即可。本实

  施中P型源区相对N型源区设置在靠向N型阱区的边缘外侧保留有部分P型阱区的一侧，且在

  N型衬底的上表面，该P型源区与保留的P型阱区之间保留有部分N型阱区，以保证形成P型阱

  [0056]S103：在制备得到P型阱区的N型衬底的部分上表面制备栅氧化层，且在栅氧化层

  的上侧制备多晶硅层；栅氧化层和多晶硅层形成的叠层结构，覆盖部分P型阱区。

  [0057]本实施例中在制备得到P型阱区的N型衬底的部分上表面制备叠层的栅氧化层和

  多晶硅层，即制备叠层结构的栅氧化层和多晶硅层的步骤，在制备P型阱区之后进行。本实

  施例并不限定制备叠层结构的栅氧化层和多晶硅层的步骤的具体执行时机。例如，可以在

  完成制备N型阱区之后执行，或者也可以在完成制备N型阱区之前执行，只要是在制备完成P

  型阱区之后，且能完成器件的制备即可。本实施例中以制备叠层结构的栅氧化层和多晶

  硅层的步骤，在完成制备N型阱区、P型源区和N型源区之后执行为例进行说明。

  [0058]S104：在N型衬底的部分上表面制备金属，形成阴极金属；阴极金属覆盖N型源区和

  [0059]本实施例中制备的阴极金属与N型源区，以及部分P型源区接触连接，常规制备中

  [0060]S105：在N型衬底的下表面依次制备P型阳极区和阳极金属，完成器件的制备。

  [0061]本实施例中按照常规制备方法在N型衬底的下表面制备P型阳极和阳极金属即可，

  本实施例中以最后在N型衬底下表面制备P型阳极区和阳极金属为例进行说明，具体执行步

  [0062]应用本发明实施例提供的MOS控制晶闸管器件制备方法，包括提供N型衬底，利用

  非自对准工艺在N型衬底的上表面的第一表面区域注入P型杂质，制备得到P型阱区，在P型

  阱区中制备N型阱区，且在N型阱区中制备N型源区和P型源区；在N型衬底的上表面中，N型阱

  区的边缘外侧保留有部分P型阱区，且P型源区设置在靠向N型阱区的边缘外侧保留有部分P

  型阱区的一侧；在制备得到P型阱区的N型衬底的部分上表面制备栅氧化层，且在栅氧化层

  的上侧制备多晶硅层，栅氧化层和多晶硅层形成的叠层结构，覆盖部分P型阱区，在N型衬底

  的部分上表面制备金属，形成阴极金属，阴极金属覆盖N型源区和部分P型源区，且阴极金属

  与多晶硅层绝缘隔离，在N型衬底的下表面依次制备P型阳极区和阳极金属，完成器件的制

  备。本发明通过采用非自对准工艺制备P型阱区，在提高栅氧化层下侧的P型阱区掺杂浓度

  的同时，能确保整体P型阱区掺杂浓度不会过高，进而保证器件的高瞬态通流能力和高阈

  [0064]请参考图5，图5为本发明实施例提供的另一种MOS控制晶闸管器件制备方法的流

  [0065]S201：提供N型衬底，利用非自对准工艺在N型衬底的上表面的第一表面区域注入P

  型杂质，制备得到P型阱区。本实施例中MOS控制晶闸管器件制备办法能够参考图6至图12，

  图6至图12为本发明实施例提供的一种MOS控制晶闸管器件制备方法的流程示例图。需要说

  明的是，图6至图12中均为MOS控制晶闸管的部分器件结构示例图。其中步骤S201可以借鉴

  [0066]S202：在制备得到P型阱区11的N型衬底10的部分上表面制备栅氧化层21，并在栅

  氧化层21的上侧制备多晶硅层22；栅氧化层21和多晶硅层22覆盖部分P型阱区11。

  [0067]本步骤可以借鉴图7。本实施例中在制备得到P型阱区11后，即制备叠层的栅氧化

  层21和多晶硅层22结构，且叠层的栅氧化层21和多晶硅层22覆盖部分P型阱区11。需要说明

  的是，本实施例中叠层的栅氧化层21和多晶硅层22同时覆盖N型衬底10的部分上表面。

  [0068]进一步地，为了更好的提高制备叠层的栅氧化层21和多晶硅层22的便捷性，上述在制备

  得到P型阱区11的N型衬底10的部分上表面制备栅氧化层21，并在栅氧化层21的上侧制备多

  [0069]步骤S11：在制备得到P型阱区11的N型衬底10的部分上表面，通过热氧化形成栅氧

  [0071]本实施例通过采用热氧化方式在N型衬底10上表面的指定位置，形成栅氧化层21，

  提高了制备栅氧化层21的便捷性。本实施例中栅氧化层21覆盖部分P型阱区11，且多晶硅层

  [0072]进一步地，为了能够更好的保证制备多晶硅层22稳定完成，上述在栅氧化层21的上侧制备多

  [0074]步骤S22：刻蚀整体多晶硅层22，保留栅氧化层21上侧的一层多晶硅，作为多晶硅

  [0075]本实施例中通过在栅氧化层21的上侧淀积一层整体多晶硅层22，后对该整体多晶

  硅层22进行刻蚀，去除多余部分，能确保制备多晶硅层22的灵活性和便捷性。

  [0076]S203：在P型阱区11的部分上表面注入N型杂质，并将N型杂质扩散至部分上表面与

  栅氧化层21的下侧接触，且N型杂质的扩散区域的外侧保留有与栅氧化层21的下侧接触的P

  [0077]本步骤可以借鉴图8。本实施中在制备完成叠层的栅氧化层21和多晶硅层22结构

  后，制备N型阱区12，此时则需要利用自对准工艺，在部分P型阱区11的上表面注入N型杂质，

  并制备形成N型阱区12。需要说明的是，本实施例中在N型杂质的扩散区域的外侧保留有与

  [0078]S204：在N型阱区12的上表面分别注入N型杂质和P型杂质，分别形成N型源区13和P

  型源区14；P型源区14的部分上表面与栅氧化层21的下侧接触，且P型源区14的外侧保留有

  [0079]本步骤可以借鉴图9。有必要进行说明的是，本实施例中在N型阱区12的部分上表面，

  分别掺杂N型杂质和P型杂质，分别形成N型源区13和P型源区14，其中P型源区14的部分上表

  面与栅氧化层21的下侧接触，即P型杂质在制备时，扩散至部分上表面与栅氧化层21的下侧

  接触，且需要保证在N型衬底10的上表面中，P型源区14的外侧保留有与栅氧化层21的下侧

  [0080]S205：在N型衬底10的部分上表面制备金属，形成阴极金属30；阴极金属30覆盖N型

  [0082]进一步地，为了能够更好的保证阴极金属30制备完成，上述在N型衬底10的部分上表面制备金

  属，形成阴极金属30；阴极金属30覆盖N型源区13和部分P型源区14，且阴极金属30与多晶硅

  [0083]在N型衬底10的部分上表面淀积金属，形成阴极金属30；阴极金属30覆盖N型源区

  [0084]本实施例中通过淀积的方式制备阴极金属30，能确保制备的便捷性，便于阴极

  [0085]进一步地，为了进一步提升淀积形成阴极金属30的精准性，上述在N型衬底10的部

  分上表面淀积一层金属，形成阴极金属30；阴极金属30覆盖N型源区13和部分P型源区14，且

  [0086]步骤S31：在N型衬底10上表面淀积绝缘介质层，并图形化刻蚀绝缘介质层，以暴露

  出N型衬底10的第二表面区域；第二表面区域为包括N型源区13和部分P型源区14，且与多晶

  [0088]本实施例中通过沉积一层绝缘介质层，并图形化刻蚀该绝缘介质层，使该绝缘介

  质层暴露出N型衬底10的第二表面区域，后沉积阴极金属30，能确保阴极金属30制备的精

  准性。需要说明的是，本实施例中在淀积形成阴极金属30之后，还能够最终靠去除剩余绝缘介

  [0089]S206：在N型衬底10的下表面依次制备P型阳极区41和阳极金属42，完成器件的制

  [0091]进一步地，为了能够更好的保证P型阳极区41和阳极金属42制备完成，上述在N型衬底10的下

  表面依次制备P型阳极区41和阳极金属42，完成器件的制备，可以包括以下步骤：

  [0092]步骤S41：在N型衬底10的下表面利用离子注入的方式注入P型杂质，并进行离子激

  [0093]步骤S42：在P型阳极区41的下表面淀积阳极金属42，完成器件的制备。

  [0094]本实施例中在通过离子注入的方式在N型衬底10的下表面注入P型杂质，并进行离

  子激活，形成P型阳极区41，并淀积阳极金属42，完成器件的制备。需要说明的是，关于器件

  后续组合制备可以与常规制备工艺相同，同时能根据常规工艺进行适应性改变，本实施

  [0095]本实施例中通过在掺杂杂质后，沿第一预设方向进行推结，能确保掺杂杂质的

  扩散，保证P型阱区11和N型阱区12的制备。且需要说明的是，本实施例中若在制备叠层栅氧

  化层21和多晶硅层22结构之后，制备N型阱区12，则掺杂的N型杂质需要向横向方向扩散，以

  [0096]应用本发明实施例提供的MOS控制晶闸管器件制备方法，包括提供N型衬底10，利

  用非自对准工艺在N型衬底10的上表面的第一表面区域注入P型杂质，制备得到P型阱区11，

  在制备得到P型阱区11的N型衬底10的部分上表面制备栅氧化层21，并在栅氧化层21的上侧

  制备多晶硅层22；栅氧化层21和多晶硅层22覆盖部分P型阱区11，在P型阱区11的部分上表

  面注入N型杂质，并将N型杂质扩散至部分上表面与栅氧化层21的下侧接触，且N型杂质的扩

  散区域的外侧保留有与栅氧化层21的下侧接触的P型阱区11，制备得到N型阱区12，在N型阱

  区12的上表面分别注入N型杂质和P型杂质，分别形成N型源区13和P型源区14；P型源区14的

  部分上表面与栅氧化层21的下侧接触，且P型源区14的外侧保留有与栅氧化层21的下侧接

  触的N型阱区12；在N型衬底10的部分上表面制备金属，形成阴极金属30；阴极金属30覆盖N

  型源区13和部分P型源区14，且阴极金属30与多晶硅层22绝缘隔离，在N型衬底10的下表面

  依次制备P型阳极区41和阳极金属42，完成器件的制备。本发明通过采用非自对准工艺制备

  P型阱区11，在提高栅氧化层21下侧的P型阱区11掺杂浓度的同时，能确保整体P型阱区11

  掺杂浓度不会过高，进而保证器件的高瞬态通流能力和高阈值电压，通过先制备叠层的栅

  氧化层21和多晶硅层22的结构，且后续利用自对准工艺制备N型阱区12、P型源区14和N型源

  区13，保证了制备的便捷性。此外，本发明实施例通过采用热氧化方式在N型衬底10上表面

  的指定位置，形成栅氧化层21，提高了制备栅氧化层21的便捷性；通过在栅氧化层21的上侧

  淀积一层整体多晶硅层22，后对该整体多晶硅层22进行刻蚀，去除多余部分，能确保制备

  多晶硅层22的灵活性和便捷性；通过淀积的方式制备阴极金属30，能确保制备的便捷性；

  通过沉积一层绝缘介质层，并图形化刻蚀该绝缘介质层，使该绝缘介质层暴露出N型衬底10

  的第二表面区域，后沉积阴极金属30，能确保阴极金属30制备的精准性；通过离子注入的

  方式在N型衬底10的下表面注入P型杂质，并进行离子激活，形成P型阳极区41，后淀积阳极

  [0097]为使本发明更便于理解，上述MOS控制晶闸管器件制备方法，具体可以包括以下步

  [0098]步骤S1：提供N型衬底，利用非自对准工艺在N型衬底的上表面的第一表面区域，通

  [0099]步骤S2：在制备得到P型阱区的N型衬底的部分上表面，通过热氧化形成栅氧化层。

  [0101]步骤S4：刻蚀整体多晶硅层，保留栅氧化层上侧的一层多晶硅，作为多晶硅层；栅

  [0102]步骤S5：在P型阱区的部分上表面利用离子注入的方式注入N型杂质，并通过推结

  将N型杂质扩散至部分上表面与栅氧化层的下侧接触，且N型杂质的扩散区域的外侧保留有

  [0103]步骤S6：在N型阱区的上表面，利用离子注入的方式分别在对应位置注入N型杂质

  和P型杂质，并分别推结形成N型源区和P型源区；P型源区的部分上表面与栅氧化层的下侧

  [0104]步骤S7：在N型衬底上表面淀积绝缘介质层，并图形化刻蚀绝缘介质层，以暴露出N

  型衬底的第二表面区域；第二表面区域为包括N型源区和部分P型源区，且与多晶硅层形成

  [0105]步骤S8：在N型衬底的下表面利用离子注入的方式注入P型杂质，并进行离子激活，

  [0106]步骤S9：在P型阳极区的下表面淀积阳极金属，完成器件的制备。

  [0107]下面对本发明实施例提供的MOS控制晶闸管进行介绍，下文描述的MOS控制晶闸管

  [0109]N型衬底的上表面的第一表面区域经非自对准工艺掺杂形成有P型阱区；

  [0110]P型阱区的部分上表面经掺杂形成有N型阱区，且在N型衬底的上表面中，N型阱区

  [0111]N型阱区的部分上表面掺杂形成N型源区和P型源区；且P型源区设置在靠向N型阱

  [0112]N型衬底的上表面制备有栅氧化层、多晶硅层和阴极金属；多晶硅层设置在栅氧化

  [0113]栅氧化层和多晶硅层形成的叠层结构，同时覆盖部分P型阱区、部分N型阱区和部

  [0115]有必要进行说明的是，本实施例中P型阱区在横向掺杂浓度的差异，小于利用常规工

  艺制备的P型阱区在横向掺杂浓度的差异，即在不增加光罩版图和其他制备工艺的情况下，

  通过本实施例提供的非自对准工艺掺杂P型杂质，制备得到的P型阱区中，对应栅下沟道处

  的掺杂浓度，大于现有制造工艺中制备得到的P型阱区对应栅下沟道处的掺杂浓度。

  [0116]本发明通过采用非自对准工艺制备P型阱区，在提高栅氧化层下侧的P型阱区掺杂

  浓度的同时，能确保整体P型阱区掺杂浓度不会过高，进而保证器件的高瞬态通流能力和

  [0117]本说明书里面各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它

  实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装

  置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分

  [0118]专业技术人员还能更加进一步意识到，结合本文中所公开的实施例描述的各示例的单元

  及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和

  软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些

  功能究竟以硬件还是软件的方式来执行，取决于技术方案的特定应用和设计约束条件。专

  业技术人员可以对每个特定的应用来使用不相同方法来实现所描述的功能，但是这种实现不

  [0119]最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系属于仅仅用来将

  一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操

  作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其他任何变体意

  在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那

  些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者

  [0120]以上对本发明所提供的一种MOS控制晶闸管器件制备方法及MOS控制晶闸管进行

  了详细介绍，本文中应用了具体个例对本发明的原理及实施方式来进行了阐述，以上实施例

  的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，

  依据本发明的思想，在具体实施方式及应用场景范围上均会有改变之处，综上所述，本说明书内

  2、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问加。

  3、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。

  4、VIP文档为合作方或网友上传，每下载1次， 网站将按照每个用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

  《GB/T 12668.7202-2024调速电气传动系统第7-202部分：电气传动系统的通用接口和使用规范2型规范说明》.pdf

  GB/T 19633.1-2024最终灭菌医疗器械包装第1部分：材料、无菌屏障系统和包装系统的要求.pdf

  中国国家标准 GB/T 19633.1-2024最终灭菌医疗器械包装第1部分：材料、无菌屏障系统和包装系统的要求.pdf

  《GB/T 19633.1-2024最终灭菌医疗器械包装第1部分：材料、无菌屏障系统和包装系统的要求》.pdf

  《GB/T 30117.1-2024非相干光产品的光生物安全第1部分：通用要求》.pdf

  《GB/T 33348-2024高压直流输电用电压源换流器阀电气试验》.pdf

  GB/T 33348-2024高压直流输电用电压源换流器阀电气试验.pdf

  2023年杭州师范大学公共课《中国近代史纲要》期末试卷B(有答案）.docx

  2023年杭州师范大学公共课《中国近代史纲要》期末试卷A(有答案）.docx

  原创力文档创建于2008年，本站为文档C2C交易模式，即用户上传的文档直接分享给其他用户（可下载、阅读），本站只是中间服务平台，本站所有文档下载所得的收益归上传人所有。原创力文档是网络服务平台方，若您的权利被侵害，请发链接和相关诉求至 电线) ，上传者